收藏
课程目录
1.1 概述
1.2 程序的表象之下
1.3.1 打开计算机的机箱（1）
1.3.2 打开计算机的机箱（2）
1.4.1 计算机性能评价（1）
1.4.2 计算机性能评价（2）
1.4.3 计算机性能评价（3）
1.4.4 计算机性能评价（4）
1.5 第一章习题课
2.1 什么是计算机的语言
2.2.1 指令格式
2.2.2 操作码设计
2.2.3 地址码结构
2.3.1 寻址方式的概念
2.3.2 基本寻址方式
2.3.3 复合寻址方式和寻址方式实例
2.4.1 计算机中的（机器级）数据表示
2.4.2 数值数据的定点表示
2.4.3 数值数据的浮点表示
2.4.4 数值数据的十进制表示
2.4.5 字符数据的机器表示
2.4.6 数据的度量与存储
2.4.7 数据出错了怎么办
2.4.8 基本指令和指令类型
2.5.1 程序在计算机中如何表示（1）
2.5.2 程序在计算机中如何表示（2）
2.5.3 程序在计算机中如何表示（3）
2.6.1 第二章习题课（上）
2.6.2 第二章习题课（下）
3.1.1 按位运算
3.1.2 逻辑运算
3.1.3 移位操作
3.2.1 加法和减法（1）
3.2.2 加法和减法（2）
3.2.3 加法和减法（3）
3.3.1 二进制乘法
3.3.2 原码乘法
3.3.3 补码乘法
3.3.4 快速乘法
3.4.1 二进制无符号数除法
3.4.2.1 二进制有符号数的除法运算（1）
3.4.2.2 二进制有符号数的除法运算（2）
3.4.3 二进制补码一位除法
3.4.4 快速除法
3.5.1 浮点运算的基本概念和问题
3.5.2 浮点数的加法运算
3.5.3 浮点数的乘除运算
3.6 算术运算的精确性
3.7 第三章习题课
4.1.1 处理器概述
4.1.2 加法指令的数据通路
4.1.3 Load、Store条件分支指令的数据通路
4.1.4 基本的MIPS数据通路
4.2.1 微操作
4.2.2.1 单周期处理器控制器的设计（1）
4.2.2.2 单周期处理器控制器的设计（2）
4.2.2.3 单周期处理器控制器的设计（3）
4.2.3 单周期处理器的性能
4.3.1 多周期处理器的设计思想
4.3.2 多周期处理器设计
4.3.3 多周期处理器的性能
4.4.1 什么是流水线
4.4.2 流水线冒险
4.4.3 数据冒险的解决方法
4.4.4 控制冒险的解决方法
4.5.1 微程序控制器的基本思想
4.5.2 Wilkes模型
4.5.3.1 微程序控制器设计的关键问题（1）
4.5.3.2 微程序控制器设计的关键问题（2）
5.1.1 计算机中的存储器
5.1.2 存储器分类
5.1.3 内存的主要技术指标
5.1.4.1 随机存取存储器（1）
5.1.4.2 随机存取存储器（2）
5.1.5 只读存储器ROM
5.2.1.1 主存储器逻辑设计（1）
5.2.1.2 主存储器逻辑设计（2）
5.2.1.3 主存储器逻辑设计（3）
5.2.2.1 存储器与CPU的连接（1）
5.2.2.2 存储器与CPU的连接（2）
5.2.3 DRAM的刷新
5.3.1.1 程序访问局部性（1）
5.3.1.2 程序访问局部性（2）
5.3.2 Cache(高速缓存是什么样的
5.3.3.1 Cache和主存之间如何映射（1）
5.3.3.2 Cache和主存之间如何映射（2）
5.3.3.3 Cache和主存之间如何映射（3）
5.3.4 哪些因素影响了Cache的失效率
5.3.5 Cache的一致性问题
5.3.6.1 Cache替换算法（1）
5.3.6.2 Cache替换算法（2）
5.3.7 多级Cache
5.4.1 并行主存系统
5.4.2 多处理机的Cache一致性
6.1 输入输出系统概述
6.2 I/O接口
6.3.1 磁盘存储器（1）
6.3.2 磁盘存储器（2）
6.4 并行I/O：RAID盘阵
6.5.1 闪存技术
6.5.2 光盘存储器
7.1 总线的概念
7.2 总线设备和总线控制器
7.3.1 总线的设计（1）
7.3.2 总线的设计（2）
7.3.3 总线的设计（3）
7.4 总线带宽
8.1 实验一（上）来自陈微的问候
8.2 实验一（上）实验环境介绍
8.3 实验一（上）GCC的基本使用方法
8.4 实验一（上）从源程序到目标代码
9.1 实验一（下）机器语言与汇编语言
9.2 实验一（下）机器语言与指令集结构
10.1 实验二 扫雷游戏的破解（1）
10.2 实验二 扫雷游戏的破解（2）
10.3 实验二 如何找到游戏中的地雷
11.1 实验三 运算器的设计与实现
11.2 实验三 实验工具的简单介绍
11.3 实验三 加法器的设计与实现
11.4 实验三 减法器的设计与实现
11.5 实验三 乘法器的设计与实现
12.1 实验四 数据类型转换及运算
12.2 实验四 整数的类型转换
12.3 实验四 整数的基本运算
12.4 实验四 浮点数的类型转换
12.5 实验四 浮点数的基本运算
12.6 实验四 类型间的相互转换
13.1 实验五 数据的存储与对齐
13.2 实验五 数据存储的顺序
13.3 实验五 数据存储的对齐
14.1 实验六（上）中央处理器的设计与实现
14.2.1 实验六（上）指令在CPU中的执行（1）
14.2.2 实验六（上）指令在CPU中的执行（2）
14.2.3 实验六（上）指令在CPU中的执行（3）
14.2.4 实验六（上）指令在CPU中的执行（4）
14.3.1 实验六（上）数据通路的设计与实现（上）（1）
14.3.2 实验六（上）数据通路的设计与实现（上）（2）
15.1.1 实验六（下）数据通路的设计与实现（下）（1）
15.1.2 实验六（下）数据通路的设计与实现（下）（2）
15.1.3 实验六（下）数据通路的设计与实现（下）（3）
15.1.4 实验六（下）数据通路的设计与实现（下）（4）
15.2 实验六（下）控制器的设计与实现
15.3 实验六（下）处理器的集成与验证
16.1 实验七 存储容量扩展
16.2 实验七 位扩展
16.3 实验七 字位扩展
17 实验八 程序性能优化
18.1 实验九 I/O控制方式
18.2 实验九 查询与中断实验
18.3 实验九 趣味音乐播放实验
1.2 程序的表象之下
1.3.1 打开计算机的机箱（1）
1.3.2 打开计算机的机箱（2）
1.4.1 计算机性能评价（1）
1.4.2 计算机性能评价（2）
1.4.3 计算机性能评价（3）
1.4.4 计算机性能评价（4）
1.5 第一章习题课
2.1 什么是计算机的语言
2.2.1 指令格式
2.2.2 操作码设计
2.2.3 地址码结构
2.3.1 寻址方式的概念
2.3.2 基本寻址方式
2.3.3 复合寻址方式和寻址方式实例
2.4.1 计算机中的（机器级）数据表示
2.4.2 数值数据的定点表示
2.4.3 数值数据的浮点表示
2.4.4 数值数据的十进制表示
2.4.5 字符数据的机器表示
2.4.6 数据的度量与存储
2.4.7 数据出错了怎么办
2.4.8 基本指令和指令类型
2.5.1 程序在计算机中如何表示（1）
2.5.2 程序在计算机中如何表示（2）
2.5.3 程序在计算机中如何表示（3）
2.6.1 第二章习题课（上）
2.6.2 第二章习题课（下）
3.1.1 按位运算
3.1.2 逻辑运算
3.1.3 移位操作
3.2.1 加法和减法（1）
3.2.2 加法和减法（2）
3.2.3 加法和减法（3）
3.3.1 二进制乘法
3.3.2 原码乘法
3.3.3 补码乘法
3.3.4 快速乘法
3.4.1 二进制无符号数除法
3.4.2.1 二进制有符号数的除法运算（1）
3.4.2.2 二进制有符号数的除法运算（2）
3.4.3 二进制补码一位除法
3.4.4 快速除法
3.5.1 浮点运算的基本概念和问题
3.5.2 浮点数的加法运算
3.5.3 浮点数的乘除运算
3.6 算术运算的精确性
3.7 第三章习题课
4.1.1 处理器概述
4.1.2 加法指令的数据通路
4.1.3 Load、Store条件分支指令的数据通路
4.1.4 基本的MIPS数据通路
4.2.1 微操作
4.2.2.1 单周期处理器控制器的设计（1）
4.2.2.2 单周期处理器控制器的设计（2）
4.2.2.3 单周期处理器控制器的设计（3）
4.2.3 单周期处理器的性能
4.3.1 多周期处理器的设计思想
4.3.2 多周期处理器设计
4.3.3 多周期处理器的性能
4.4.1 什么是流水线
4.4.2 流水线冒险
4.4.3 数据冒险的解决方法
4.4.4 控制冒险的解决方法
4.5.1 微程序控制器的基本思想
4.5.2 Wilkes模型
4.5.3.1 微程序控制器设计的关键问题（1）
4.5.3.2 微程序控制器设计的关键问题（2）
5.1.1 计算机中的存储器
5.1.2 存储器分类
5.1.3 内存的主要技术指标
5.1.4.1 随机存取存储器（1）
5.1.4.2 随机存取存储器（2）
5.1.5 只读存储器ROM
5.2.1.1 主存储器逻辑设计（1）
5.2.1.2 主存储器逻辑设计（2）
5.2.1.3 主存储器逻辑设计（3）
5.2.2.1 存储器与CPU的连接（1）
5.2.2.2 存储器与CPU的连接（2）
5.2.3 DRAM的刷新
5.3.1.1 程序访问局部性（1）
5.3.1.2 程序访问局部性（2）
5.3.2 Cache(高速缓存是什么样的
5.3.3.1 Cache和主存之间如何映射（1）
5.3.3.2 Cache和主存之间如何映射（2）
5.3.3.3 Cache和主存之间如何映射（3）
5.3.4 哪些因素影响了Cache的失效率
5.3.5 Cache的一致性问题
5.3.6.1 Cache替换算法（1）
5.3.6.2 Cache替换算法（2）
5.3.7 多级Cache
5.4.1 并行主存系统
5.4.2 多处理机的Cache一致性
6.1 输入输出系统概述
6.2 I/O接口
6.3.1 磁盘存储器（1）
6.3.2 磁盘存储器（2）
6.4 并行I/O：RAID盘阵
6.5.1 闪存技术
6.5.2 光盘存储器
7.1 总线的概念
7.2 总线设备和总线控制器
7.3.1 总线的设计（1）
7.3.2 总线的设计（2）
7.3.3 总线的设计（3）
7.4 总线带宽
8.1 实验一（上）来自陈微的问候
8.2 实验一（上）实验环境介绍
8.3 实验一（上）GCC的基本使用方法
8.4 实验一（上）从源程序到目标代码
9.1 实验一（下）机器语言与汇编语言
9.2 实验一（下）机器语言与指令集结构
10.1 实验二 扫雷游戏的破解（1）
10.2 实验二 扫雷游戏的破解（2）
10.3 实验二 如何找到游戏中的地雷
11.1 实验三 运算器的设计与实现
11.2 实验三 实验工具的简单介绍
11.3 实验三 加法器的设计与实现
11.4 实验三 减法器的设计与实现
11.5 实验三 乘法器的设计与实现
12.1 实验四 数据类型转换及运算
12.2 实验四 整数的类型转换
12.3 实验四 整数的基本运算
12.4 实验四 浮点数的类型转换
12.5 实验四 浮点数的基本运算
12.6 实验四 类型间的相互转换
13.1 实验五 数据的存储与对齐
13.2 实验五 数据存储的顺序
13.3 实验五 数据存储的对齐
14.1 实验六（上）中央处理器的设计与实现
14.2.1 实验六（上）指令在CPU中的执行（1）
14.2.2 实验六（上）指令在CPU中的执行（2）
14.2.3 实验六（上）指令在CPU中的执行（3）
14.2.4 实验六（上）指令在CPU中的执行（4）
14.3.1 实验六（上）数据通路的设计与实现（上）（1）
14.3.2 实验六（上）数据通路的设计与实现（上）（2）
15.1.1 实验六（下）数据通路的设计与实现（下）（1）
15.1.2 实验六（下）数据通路的设计与实现（下）（2）
15.1.3 实验六（下）数据通路的设计与实现（下）（3）
15.1.4 实验六（下）数据通路的设计与实现（下）（4）
15.2 实验六（下）控制器的设计与实现
15.3 实验六（下）处理器的集成与验证
16.1 实验七 存储容量扩展
16.2 实验七 位扩展
16.3 实验七 字位扩展
17 实验八 程序性能优化
18.1 实验九 I/O控制方式
18.2 实验九 查询与中断实验
18.3 实验九 趣味音乐播放实验
课程详情
本课程从计算机硬件和软件两个角度来阐述电子数字计算机的运算器、控制器、存储器以及输入输出部件的组成结构、工作原理和实现方法，对于建立完整的计算机系统的全局观和深刻理解计算机系统的工作机理有着重要的作用。（国防科技大学）
本课程从计算机硬件和软件两个角度来阐述电子数字计算机的运算器、控制器、存储器以及输入输出部件的组成结构、工作原理和实现方法，对于建立完整的计算机系统的全局观和深刻理解计算机系统的工作机理有着重要的作用。（国防科技大学）
本课程从计算机硬件和软件两个角度来阐述电子数字计算机的运算器、控制器、存储器以及输入输出部件的组成结构、工作原理和实现方法，对于建立完整的计算机系统的全局观和深刻理解计算机系统的工作机理有着重要的作用。（国防科技大学）
上一篇：人工智能原理
下一篇：软件安全之恶意代码机理与防护
