1.1 数字信号描述方法 1.2.1 数制 1.2.2 二-十进制数转换 1.2.3 其他不同进制数之间的转换 1.3.1 二进制数的算术运算 1.3.2 有符号数表示（一） 1.3.3 有符号数表示（二） 1.3.4 补码的加减运算 1.4.1 二-十进制码 1.4.2 格雷码 1.4.3 ASCII码和奇偶检验码 2.1 逻辑代数简介 2.2.1 基本逻辑运算 2.2.2 复合逻辑运算 2.2.3 三态门 2.2.4 集成电路简介 2.3.1 逻辑代数基本定律 2.3.2 逻辑代数基本规则 2.4 逻辑函数及其表示方法 2.5.1 逻辑函数表达式的形式 2.5.2 逻辑函数的代数化简法 2.5.3 逻辑函数表达式的变换 2.6.1 逻辑函数的最小项表达式 2.6.2 逻辑函数的最大项表达式 2.6.3 卡诺图的引出 2.6.4 逻辑函数的卡诺图表示法 2.6.5 逻辑函数的卡诺图化简法 2.6.6 具有无关项的逻辑函数化简 2.7 逻辑门的替代符号 3.1 组合逻辑电路的分析 3.2.1 组合逻辑电路的设计过程 3.2.2 组合逻辑电路的优化实现 3.3 组合逻辑电路中的竞争冒险 3.4.1 编码器 3.4.2 编码器的应用 3.5.1 二进制译码器 3.5.2 二进制译码器的应用 3.5.3 二-十进制译码器 3.5.4 七段显示译码器 3.5.5 数字显示电路 3.6.1 数据分配器 3.6.2 数据选择器 3.6.3 数据选择器的应用 3.7.1 数值比较器 3.7.2 数值比较器的应用 3.7.3 半加器和全加器 3.7.4 多位数加法器 4.1.1 Verilog HDL语言概述 4.1.2 Verilog HDL程序的基本结构 4.2.1 Verilog HDL的基本语法规则（一） 4.2.2 Verilog HDL的基本语法规则（二） 4.3 Verilog HDL结构级建模 4.4.1 Verilog HDL数据流建模（一） 4.4.2 Verilog HDL数据流建模（二） 4.5 Verilog HDL行为级建模 4.6 分层次的电路设计 4.7.1 D触发器的行为级建模 4.7.2 寄存器的行为级建模 4.8.1 计数器的行为级建模 4.8.2 有限状态机的建模 4.9 四位显示器的动态扫描控制电路设计 4.10.1 编写组合电路的测试代码 4.10.2 基于ModelSim功能仿真 4.10.3 编写时序电路测试代码 4.11 系统任务和系统函数 5.1 锁存器和触发器概述 5.2.1 用或非门组成的SR锁存器（一） 5.2.2 用或非门组成的SR锁存器（二） 5.2.3 用与非门构成的SR锁存器 5.2.4 门控SR锁存器 5.3.1 D锁存器的电路结构 5.3.2 D锁存器的动态特性 5.4.1 主从D触发器 5.4.2 有其他控制端的D触发器（一 5.4.3 有其他控制端的D触发器（二） 5.4.4 主从D触发器的动态特性 5.5 维持阻塞D触发器 5.6.1 D触发器 5.6.2 JK触发器 5.6.3 T触发器和SR触发器 6.1.1 时序逻辑电路的基本概念 6.1.2 时序逻辑功能的描述 6.2.1 同步时序逻辑电路分析（一） 6.2.2 同步时序逻辑电路分析（二） 6.3.1 同步时序逻辑电路设计(1 6.3.2 同步时序逻辑电路设计举例(2 6.4 异步时序逻辑电路分析 6.5 寄存器及移位寄存器 6.6 计数器概述和异步二进制计数器 6.7 同步二进制计数器 6.8 集成计数器应用 6.9 其他类型计数器 7.1 逻辑门电路简介 7.2 MOS管及其开关特性 7.3.1 CMOS反相器 7.3.2 其他基本CMOS逻辑门电路 7.4 CMOS逻辑门的不同输出结构 7.5 CMOS逻辑门电路的重要参数 7.6 类NMOS门电路和BiCMOS门电路 7.7 BJT的开关特性 7.8 TTL反相器 7.9 其它TTL门电路 7.10 抗饱和TTL门电路 7.11 逻辑门电路使用中的几个实际问题 8.1 半导体存储器概述和分类 8.2 ROM的结构和工作原理 8.3 可编程ROM简介 8.4 ROM应用举例 8.5 RAM的结构和工作原理 8.6 SRAM的读写操作定时图 8.7 同步SRAM、FIFO存储器及双口存储器简介 8.8.1 存储容量的扩展 8.8.2 RAM应用举例及本章小结 9.1.1 可编程逻辑器件概述 9.1.2 可编程逻辑器件内部电路常用符号 9.2 可编程逻辑阵列PLA和可编程阵列逻辑PAL 9.3 通用阵列逻辑器件GAL 9.4 CPLD基本结构简介 9.5.1 FPGA实现逻辑功能的基本原理 9.5.2 FPGA结构简介 9.6 可编程逻辑器件开发过程简介与本章小结 9.7.1 FPGA的开发准备 9.7.2 FPGA开发流程（一）：创建工程项目、仿真及综合 9.7.3 FPGA开发流程（二）：实现、时序分析、下载比特流文件 9.8.1 IP核设计过程 9.8.2 数字钟实验 10.1.1 单稳态触发器 10.1.2 集成单稳态触发器 10.1.3 单稳态触发器应用 10.2.1 施密特触发器 10.2.2 集成施密特触发器 10.2.3 施密特触发器的应用 10.3.1 门电路构成的多谐振荡器 10.3.2 施密特触发器构成的多谐振荡器 10.3.3 石英晶体振荡器 10.4.1 555定时器及其构成的施密特触发器 10.4.2 555组成的单稳态触发器 10.4.3 555组成的多谐振荡器 11.1 权电阻网络D/A转换器 11.2 倒T形电阻网络D/A转换器 11.3 D/A转换器的输出方式 11.4 D/A转换器的主要技术指标 11.5 A/D转换的一般工作过程 11.6 并行比较型A/D转换器 11.7 逐次比较型A/D转换器 11.8 双积分式A/D转换器 11.9 A/D转换器的主要技术指标 12.1 访谈康华光教授：谈电子技术