1.1.1 逻辑代数内容简介 1.1.2 模拟信号与数字信号 1.2 数制与码制 1.3 基本逻辑运算 1.4 组合逻辑运算 1.5 逻辑运算规律 2.1 变量卡诺图 2.2 函数卡诺图 2.3 函数卡诺图的化简方法 2.4 具有约束的逻辑函数化简 3.1 逻辑代数规则 3.2 逻辑函数的表示方法 3.3 最小项与最大项 3.4 逻辑表达式的化简 4.1 TTL门电路输入端负载特性 4.2 TTL门电路静态功耗与延迟时间 4.3 TTL集电极开路门 4.4 TTL三态门 4.5 CMOS门 4.6 CMOS传输门 5.0 集成逻辑门内容简介 5.1 集成电路 5.2 简单门电路1 5.3 简单门电路2 5.4 TTL门电路 5.5 TTL门电路输出特性 5.6 TTL门电路电压传输特性与噪声容限 5.7 TTL门电路输入特性与扇出系数 6.0 组合数字电路内容简介 6.1 组合数字电路分析 6.2.1 组合数字电路设计 6.2.2 基本逻辑关系的Verilog HDL实现 6.3.1 加法器 6.3.2 半加器和全加器的Verilog HDL实现 7.1.1 编码器 7.1.2 编码器的Verilog HDL实现 7.1.3 编码器74LS148的Multisim仿真 7.2.1 二进制译码器 7.2.2 138译码器的Verilog HDL实现 7.2.3 138译码器的Multisim仿真 7.3 代码转换译码器 7.4.1 显示译码器 7.4.2 显示译码器74LS47的Verilog HDL实现 7.4.3 显示译码器74LS47 8.1.1 数据选择器 8.1.2 数据选择器74LS251的Verilog HDL实现 8.1.3 数据选择器的Multisim功能验证仿真 8.2.1 数码比较器 8.2.2 数码比较器74LS85的Verilog HDL实现 8.3 竞争与冒险 9.1 基本R-S触发器 9.2 同步R-S触发器 9.3 D型触发器 9.4 J-K型触发器 9.5 边沿触发器 9.6 锁存器 9.7 触发器的Multisim仿真实验 10.1 时序数字电路的特点与分类 10.2 同步时序数字电路的分析 10.3 异步时序电路的分析 10.4 同步时序电路的设计(一 10.5.1 同步时序电路的设计(二 10.5.2 有限状态机 10.5.3 状态机实现交通灯控制的实验 11.1.1 寄存器 11.1.2 D触发器构成的移位寄存器型计数器的Multisim仿真 11.2.1 环形计数器 11.2.2 扭环形计数器 11.2.3 扭环形计数器的Verilog HDL实现 11.3 顺序脉冲发生器 11.4 序列脉冲发生器 12.1.1 中规模同步加法计数器 12.1.2 计数器160的Verilog HDL实现 12.1.3 计数器74LS160的实验 12.2.1 同步加法计数器的应用 12.2.2 同步计数器74LS160构成百进制计数器Multisim仿真 12.2.3 计数器实现60秒计数的实验 12.3.1 中规模同步可逆计数器 12.3.2 计数器192 12.4.1 中规模异步加法计数器 12.4.2 计数器90和93的Verilog HDL实现 12.4.3 异步计数器74LS90功能验证Multisim仿真 12.5 异步加法计数器的应用 13.1 只读存储器ROM 13.2 ROM的应用 13.3 随机存储器RAM 13.4.1 可编程逻辑器件概述 13.4.2 GAL16V8 13.4.3 CPLD与FPGA 14.1 施密特触发器 14.2 单稳态触发器 14.3 多谐振荡器 14.4.1 555定时器 14.4.2 555定时器的应用（I） 14.4.3 555定时器的应用（II） 14.4.4 555定时器的应用（III） 14.4.5 555定时器应用电路的Multisim仿真 15.1.1 数-模转换器DAC 15.1.2 数-模转换器DAC的技术指标 15.2.1 模-数转换器ADC 15.2.2 并行比较型ADC 15.2.3 逐次逼近型ADC 15.2.4 双积分型ADC 15.2.5 模-数转换器的技术指标 15.3 AD与DA的Multisim仿真实验